

Fundamentos de Computadores

1º curso del Grado en Ingeniería Informática

Tema 7

Introducción a los sistemas secuenciales



*Departamento de Ingeniería Electrónica,
de Sistemas Informáticos y Automática*


Tema 7. Introducción a los sistemas secuenciales

Definición de sistema secuencial

Un **sistema secuencial** se puede definir como un circuito en el cual el valor de las salidas en cualquier instante depende, tanto del valor presente en las entradas en dicho instante como de la historia pasada, es decir, de la secuencia de entradas aplicada al circuito con anterioridad.

Para ello, un sistema secuencial debe disponer de cierta cantidad de **memoria** para almacenar la información referente a las entradas anteriores aplicadas al mismo.

Así pues, un sistema secuencial se obtiene de la combinación de un sistema combinacional con algún elemento de memoria, siendo su diagrama de bloques general el representado en la siguiente figura.



La historia pasada del sistema secuencial se guarda en los elementos de memoria en forma de "vector de estado" constituyendo lo que se conoce como **estado interno** del circuito. En cuanto al estado interno, es necesario distinguir entre **estado presente**, es decir, el estado en que se encuentra un circuito en un instante determinado, y **estado siguiente**, que es el estado al que pasará el circuito al producirse un cambio de estado, para un estado presente y una combinación de entrada determinados.

El vector de estado del sistema está compuesto por m variables de estado interno ($Q_{m-1} - Q_0$). Dado que el conjunto de variables del vector de estado es finito, el número máximo de estados del sistema (2^m) también es finito, razón por la cual los sistemas secuenciales también son conocidos como **autómatas de estados finitos**. Las variables de estado presente se representan como q , Q_t o Q_n , mientras que las respectivas variables de estado siguiente se representan como Q , Q_{t+1} o Q_{n+1} .

Por tanto, un sistema secuencial es un circuito digital que posee 2^n estados de entrada para n entradas ($X_{n-1} - X_0$), 2^m estados internos para m variables de estado interno ($Q_{m-1} - Q_0$), y 2^p estados de salida para p variables de salida ($Y_{p-1} - Y_0$).


Tema 7. Introducción a los sistemas secuenciales

Representación de los sistemas secuenciales (Diagramas de estados)

Del mismo modo en que los sistemas combinacionales pueden ser representados de diversas formas (mediante tablas de verdad, expresiones algebraicas, etc.), los sistemas secuenciales también poseen varios modos representación, los cuales resultan algo más complejos debido a la dependencia de los mismos con respecto al tiempo.

Entre los posibles modos de representación de los sistemas secuenciales se pueden destacar los diagramas de estados y las tablas de estados, que se describen a continuación.

Un **diagrama de estados** es una representación gráfica del funcionamiento de un sistema secuencial en la que cada círculo representa a uno de los estados internos y cada flecha a una posible transición entre estados, como se muestra en la siguiente figura.



Tema 7. Introducción a los sistemas secuenciales

Representación de los sistemas secuenciales (Diagramas de estados)


Consideraciones sobre los diagramas de estados

- Estados:


- Se representan por círculos.
- Representan las diferentes situaciones en que se puede encontrar el sistema secuencial durante su funcionamiento.
- Pueden ser estables o inestables.

- Transiciones entre estados:

- Son los cambios entre estados internos que se pueden producir en el sistema secuencial.
- Se representan mediante flechas.
- El estado del que parte la flecha es el estado presente y el estado al que llega es el estado siguiente.
- Se llevan a cabo cuando se cumplen las condiciones para el cambio de estado, según el tipo de sistema secuencial.
- Para cada uno de los estados internos del diagrama, deben especificarse de manera que no existan ambigüedades y que se representen todos los valores posibles.



Especificación incompleta



Especificación incongruente

Tema 7. Introducción a los sistemas secuenciales

Representación de los sistemas secuenciales (Diagramas de estados)


Ejemplo de obtención de un diagrama de estados

Una cerradura electrónica posee dos entradas **Y** y **Z**, y una salida **W** (que abre la cerradura cuando adopta un nivel alto). Para abrir la cerradura se deben modificar los valores de las entradas según la siguiente secuencia:

Activar Y $\Rightarrow$ **Desactivar Y** $\Rightarrow$ **Activar Z** $\Rightarrow$ **Activar Y** $\Rightarrow$ **Desactivar Z**

Una vez abierta la cerradura, para cerrarla se deberán poner a 0 las dos entradas simultáneamente.

Igualmente, para poder iniciar una nueva secuencia de entrada tras un error se pondrán a 0 ambas entradas al mismo tiempo.



Tema 7. Introducción a los sistemas secuenciales

Representación de los sistemas secuenciales (Tablas de estados)

Una **tabla de estados** es una representación tabular del funcionamiento de un sistema secuencial, en la cual se representan los valores del estado siguiente y de las funciones de salida del sistema para cada uno de los estados internos del mismo y cada combinación de las variables de entrada que se puede producir.

A continuación se representa la tabla de estados correspondiente a uno de los diagramas de estados anteriores. Para ello, en primer lugar se codifican los estados del diagrama en binario, en base a una tabla de codificación de estados definida previamente.




Diagrama de estados con nombres de estados simbólicos

Estado	q_1	q_0
A	0	0
B	0	1
C	1	0
D	1	1

Tabla de codificación de estados




Diagrama de estados con estados codificados en binario

A partir de este último diagrama se obtiene la tabla de estados del sistema, que es la siguiente.

Estado presente		Entradas	Estado siguiente		Salidas
q_1	q_0		Q_1	Q_0	
0	0	0	0	0	0
0	0	1	0	1	0
0	1	0	1	0	1
0	1	1	0	1	1
1	0	0	0	0	0
1	0	1	1	1	1
1	1	0	0	0	1
1	1	1	1	0	0

Tema 7. Introducción a los sistemas secuenciales

Clasificación de los sistemas secuenciales (Sistemas secuenciales asíncronos y síncronos)



Los sistemas secuenciales se pueden clasificar atendiendo a diferentes criterios, tales como el tipo de elementos de memoria empleado o el modo de realizar el sistema combinacional. En el presente apartado se van a realizar dos clasificaciones de los sistemas secuenciales, basándose en primer lugar en su modo de sincronización y en segundo lugar en la forma de generar las señales de salida.

Se denomina **sincronización** a la determinación del momento en el que se produce el cambio de estado en el sistema, es decir, en que el estado siguiente pasa a ser el estado presente.

Atendiendo a su modo de sincronización, los sistemas secuenciales pueden ser **asíncronos** o **síncronos**.

Sistemas secuenciales asíncronos

- La sincronización se realiza exclusivamente mediante los retardos de la lógica combinacional.
- No interviene ninguna señal de control externa.
- Los cambios de estado no se producen en intervalos de tiempo regulares.
- Su velocidad de operación es diferente para cada secuencia de entrada.
- Poseen una respuesta más rápida que los sistemas secuenciales síncronos.




Tema 7. Introducción a los sistemas secuenciales



Clasificación de los sistemas secuenciales (Sistemas secuenciales asíncronos y síncronos)

Sistemas secuenciales síncronos

- La sincronización se lleva a cabo mediante de una señal de control externa al circuito (conocida como señal de reloj) que controla el comportamiento de los elementos de memoria.
- La señal de reloj es una señal periódica generada normalmente mediante un oscilador de cuarzo.
 - El periodo T de la señal es el tiempo duración de un ciclo de la misma. Se mide en segundos (submúltiplos: μs , ns).
 - La frecuencia f ($1/T$) es el número de ciclos por segundo que posee la señal. Se mide en Hercios (múltiplos: MHz, GHz).



- Los cambios de estado se producen en intervalos de tiempo regulares (múltiplos del periodo de la señal de reloj).
- Su velocidad de operación es independiente de la secuencia de entrada.
- Son más lentos que los sistemas asíncronos.




Tema 7. Introducción a los sistemas secuenciales

Clasificación de los sistemas secuenciales (Sistemas secuenciales asíncronos y síncronos)


Sistemas secuenciales síncronos

Los sistemas secuenciales síncronos pueden ser a su vez:

- **Activados por niveles:** En este tipo de sistemas secuenciales síncronos el cambio de estado solamente se produce cuando la señal de reloj adopta un determinado valor lógico (**fase transparente**), manteniendo éstos su estado interno durante el otro valor lógico de la señal de reloj (**fase opaca**).




Sistema síncrono activado por niveles altos




Sistema síncrono activado por niveles bajos

- **Activados por flancos:** En este tipo de sistemas secuenciales síncronos el cambio de estado solamente se produce durante una de las transiciones de la señal de reloj (**fase transparente**), manteniendo éstos su estado interno durante el resto del periodo de la señal de reloj (**fase opaca**).



Sistema síncrono activado por flancos de subida



Sistema síncrono activado por flancos de bajada

Tema 7. Introducción a los sistemas secuenciales

Clasificación de los sistemas secuenciales (Autómatas de Mealy y de Moore)

En principio, como cabría deducir del modelo general de un sistema secuencial, en cualquier sistema secuencial tanto las señales del estado siguiente como las de salida son funciones tanto de las señales de entrada como del estado presente del sistema, lo cual se puede expresar del siguiente modo:

$$Q_i, F_i = f(I_i, q_i)$$

No obstante, la influencia de las señales de entrada sobre las señales de salida puede llegar a eliminarse, de modo que estas últimas únicamente dependan del estado presente del sistema. Es decir, para un determinado estado cada salida podrá tomar un único valor.



Por lo tanto, en función de cual sea la dependencia de las señales de salida, podemos distinguir entre dos modelos o tipos de sistemas secuenciales: **autómatas de Mealy** y **autómatas de Moore**.

Autómatas de Mealy

En un autómata o máquina de Mealy, tanto las señales de salida como las señales del estado siguiente son funciones tanto de las señales de entrada como de las señales del estado presente, como muestran las siguientes ecuaciones:

$$Q_i = f(I_i, q_i) \quad F_i = f(I_i, q_i)$$

El modelo general de una máquina de Mealy es el siguiente.



q_1	q_0	E	Q_1	Q_0	S
0	0	0	0	1	1
0	0	1	1	1	0
0	1	0	0	1	1
0	1	1	1	0	0
1	0	0	1	1	1
1	0	1	1	1	0
1	1	0	0	0	0
1	1	1	1	0	0

Tema 7. Introducción a los sistemas secuenciales



Clasificación de los sistemas secuenciales (Autómatas de Mealy y de Moore)

Autómatas de Moore

En un autómata o máquina de Moore, las señales del estado siguiente son funciones tanto de las señales de entrada como de las señales del estado presente, pero las señales de salida son funciones únicamente de las señales de estado presente, como muestran las siguientes ecuaciones:

$$Q_i = f(I_i, q_i) \quad F_i = f(q_i)$$

El modelo general de una máquina de Moore es el siguiente.



q ₂	q ₁	q ₀	E	Q ₂	Q ₁	Q ₀	S
0	0	0	0	0	0	1	0
0	0	0	1	1	0	0	0
0	0	1	0	0	0	1	1
0	0	1	1	0	1	0	1
0	1	0	0	0	1	1	0
0	1	0	1	1	0	0	0
0	1	1	0	0	0	0	1
0	1	1	1	0	1	0	1
1	0	0	0	0	0	0	0
1	0	0	1	0	1	0	0



q ₂	q ₁	q ₀	E	Q ₂	Q ₁	Q ₀
0	0	0	0	0	0	1
0	0	0	1	1	0	0
0	0	1	0	0	0	1
0	0	1	1	0	1	0
0	1	0	0	0	1	1
0	1	0	1	1	0	0
0	1	1	0	0	0	0
0	1	1	1	0	1	0
1	0	0	0	0	0	0
1	0	0	1	0	1	0

q ₂	q ₁	q ₀	S
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0

Tema 7. Introducción a los sistemas secuenciales

Biestables (Biestables asíncronos)

Los **biestables** son los elementos de memoria más básicos, dado que pueden almacenar un solo bit de información (**0** ó **1**).


Según su grado de transparencia los biestables pueden ser asíncronos, activados por niveles (*latches*), o activados por flancos o cambios de nivel (*flip-flops*).

Los **biestables asíncronos** son biestables que no poseen señal de reloj, en los cuales, los valores presentes en las entradas actúan en todo momento sobre el contenido almacenado en los mismos, siendo el retardo de la lógica el único impedimento para que se produzca el cambio de estado.


Biestable asíncrono tipo SR

Los biestables asíncronos tipo SR pueden obtenerse estableciendo una doble realimentación entre dos puertas NOR o dos puertas NAND, como se muestra a continuación.

- **Biestable asíncrono SR NOR:**



Circuito lógico




Símbolo lógico


S	R	Q
0	0	q
0	1	0
1	0	1
1	1	No usar

Tabla de funcionamiento reducida

- **Biestable asíncrono SR NAND:**



Circuito lógico



Símbolo lógico

S	R	Q
0	0	No usar
0	1	1
1	0	0
1	1	q

Tabla de funcionamiento reducida


Tema 7. Introducción a los sistemas secuenciales

Biestables (Biestables asíncronos)

Biestable asíncrono tipo SR

Los **biestables asíncronos tipo SR** poseen dos entradas, una denominada **S** (*Set*) que cuando se activa pone a 1 la salida del biestable y otra denominada **R** (*Reset*), cuya activación pone la salida a 0.

La entradas S y R nunca deben activarse simultáneamente.



Símbolo lógico

q \ SR				
	00	01	11	10
0	0*	0*		1
1	1*	0		1*

Q

Tabla de estados

$$Q = S + \bar{R}q$$

Ecuación de estado

q	S	R	Q
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	-
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	-

Tabla de funcionamiento

q	Q	S	R
0	0	0	X
0	1	1	0
1	0	0	1
1	1	X	0

Tabla de excitación


Tema 7. Introducción a los sistemas secuenciales

Biestables (Biestables asíncronos)

Biestable asíncrono tipo JK

Los **biestables asíncronos tipo JK** poseen dos entradas, una denominada **J** que cuando se activa pone a 1 la salida del biestable y otra denominada **K**, cuya activación pone la salida a 0.

La activación simultánea de las entradas **J** y **K** provoca la inversión del valor almacenado por el biestable. Esta situación provoca problemas de funcionamiento en los biestables JK asíncronos, ya que el valor de la salida se invierte un número indeterminado de veces.



Símbolo lógico

q \ JK				
	00	01	11	10
0	0*	0*	1	1
1	1*	0	0	1*

Q

Tabla de estados

$$Q = J\bar{q} + \bar{K}q$$

Ecuación de estado

q	J	K	Q
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	0

Tabla de funcionamiento

q	Q	J	K
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0

Tabla de excitación


Tema 7. Introducción a los sistemas secuenciales

Biestables (Biestables asíncronos)

Biestable asíncrono tipo D

Los **biestables asíncronos tipo D** poseen una sola entrada de datos denominada **D** (*Data*) a través de la cual se introduce directamente el valor (0 ó 1) que se desea almacenar en el biestable.

En un biestable asíncrono de tipo D el valor de la salida seguirá al de la entrada de manera continua tras un cierto retardo.



Símbolo lógico

q \ D	0	1
0	0*	1
1	0	1*
Q		

Tabla de estados

$$Q = D$$

Ecuación de estado

q	D	Q
0	0	0
0	1	1
1	0	0
1	1	1

Tabla de funcionamiento

q	Q	D
0	0	0
0	1	1
1	0	0
1	1	1

Tabla de excitación


Tema 7. Introducción a los sistemas secuenciales

Biestables (Biestables asíncronos)

Biestable asíncrono tipo T

Los **biestables asíncronos tipo T** poseen una sola entrada de datos denominada **T** (*Toggle*) que cuando adopta un nivel alto hace que la salida invierta su valor, mientras que si adopta un nivel bajo provoca que el valor de la salida se mantenga constante.

En un biestable de tipo T asíncrono, la puesta a 1 de la entrada provoca problemas de funcionamiento, ya que el valor de la salida se invierte un número indeterminado de veces.



Símbolo lógico

q \ T	0	1
0	0 *	1
1	1 *	0

Tabla de estados

$$Q = T\bar{q} + \bar{T}q$$

Ecuación de estado

q	T	Q
0	0	0
0	1	1
1	0	1
1	1	0

Tabla de funcionamiento

q	Q	T
0	0	0
0	1	1
1	0	1
1	1	0

Tabla de excitación

Tema 7. Introducción a los sistemas secuenciales


Biestables (Latches)

Los **latches** son biestables síncronos activados por nivel.


En este tipo de biestables, las variables de entrada sólo afectan al valor almacenado en los mismos cuando la señal de reloj adopta un determinado estado lógico.

En la figuras siguientes se muestra el modo de obtener lactches de tipo SR activos a nivel alto y activos a nivel bajo a partir de un biestable asíncrono de tipo SR.

- **Latch tipo SR activo a nivel alto.**




Circuito lógico



Símbolo lógico


C	S	R	Q
0	X	X	q
1	0	0	q
1	0	1	0
1	1	0	1
1	1	1	No usar

Tabla de funcionamiento reducida




Cronograma de funcionamiento

- **Latch tipo SR activo a nivel bajo.**




Circuito lógico



Símbolo lógico

C	S	R	Q
0	0	0	q
0	0	1	0
0	1	0	1
0	1	1	No usar
1	X	X	q

Tabla de funcionamiento reducida




Cronograma de funcionamiento

Tema 7. Introducción a los sistemas secuenciales


Biestables (Latches)

En las figuras siguientes se muestran los símbolos lógicos de los 4 tipos de latches, tanto de las versiones activas a nivel alto como de las activas a nivel bajo.


- Latches activos a nivel alto.




Latch tipo SR



Latch tipo JK




Latch tipo D




Latch tipo T


- Latches activos a nivel bajo.




Latch tipo SR



Latch tipo JK



Latch tipo D



Latch tipo T


- Durante su fase transparente, los latches poseen las mismas tablas de estados, ecuaciones de estado, tablas de funcionamiento y tablas de excitación que sus correspondientes biestables asíncronos estudiados previamente.
- Los latches de tipo JK y de tipo T presentan problemas en su funcionamiento cuando se aplican unos a sus entradas, tal como les ocurre a sus versiones asíncronas.

Tema 7. Introducción a los sistemas secuenciales


Biestables (Flip-flops)

Los **flip-flops** son biestables síncronos activados por flancos o cambios de nivel.

En este tipo de biestables, las variables de entrada únicamente afectan al valor almacenado en los mismos durante una de las transiciones de la señal de reloj (la ascendente o la descendente). Este hecho se indica en los símbolos de los flip-flops representando la entrada de reloj de una de las formas siguientes.



Flip-flop activado por flancos de subida




Flip-flop activado por flancos de bajada


Aparte de las entradas síncronas (S, R, J, K, D o T), que están controladas por la señal de reloj, los biestables síncronos suelen disponer de otras entradas asíncronas, que no están controladas por dicha señal, y que de hecho tienen prioridad sobre ésta. Estas entradas sirven para forzar el biestable a uno de sus dos posibles estados de salida, es decir, para **inicializarlo**.

La entrada asíncrona denominada *clear* (**CL**) inicializa el biestable con el valor 0 al ser activada, mientras que la denominada *preset* (**PR**) lo inicializa con el valor 1. **Estas dos entradas nunca deben ser activadas simultáneamente.**

A continuación se representa el símbolo y la tabla de funcionamiento de dos flip-flops tipo D, uno de ellos activado por flancos de subida, con entradas asíncronas PR y CL activas a nivel alto, y otro activado por flancos de bajada, con entradas asíncronas PR y CL activas a nivel bajo.



PR	CL	CLK	D	Q
0	1	X	X	0
1	0	X	X	1
0	0	0	X	q
0	0	1	X	q
0	0	↓	X	q
0	0	↑	0	0
0	0	↑	1	1




PR	CL	CLK	D	Q
0	1	X	X	1
1	0	X	X	0
1	1	0	X	q
1	1	1	X	q
1	1	↑	X	q
1	1	↓	0	0
1	1	↓	1	1

Tema 7. Introducción a los sistemas secuenciales


Biestables (Flip-flops)

En las figuras siguientes se muestran los símbolos lógicos de los 4 tipos de flip-flops, tanto de las versiones activadas por flancos de subida como de las activadas por flancos de bajada.


- Flip-flops activados por flancos de subida.




Flip-flop tipo SR



Flip-flop tipo JK




Flip-flop tipo D




Flip-flop tipo T


- Flip-flops activados por flancos de bajada.




Flip-flop tipo SR



Flip-flop tipo JK



Flip-flop tipo D



Flip-flop tipo T


- Durante su fase transparente (flanco activo), los flip-flops poseen las mismas tablas de estados, ecuaciones de estado, tablas de funcionamiento y tablas de excitación que sus correspondientes biestables asíncronos estudiados previamente.

Tema 7. Introducción a los sistemas secuenciales


Biestables (Flip-flops)

En las figuras siguientes se muestran los símbolos lógicos de los 4 tipos de flip-flops, tanto de las versiones activadas por flancos de subida como de las activadas por flancos de bajada, con líneas de *preset* y de *clear* activas a nivel alto.


- Flip-flops activados por flancos de subida.




Flip-flop tipo SR



Flip-flop tipo JK




Flip-flop tipo D




Flip-flop tipo T


- Flip-flops activados por flancos de bajada.




Flip-flop tipo SR



Flip-flop tipo JK



Flip-flop tipo D




Flip-flop tipo T

Tema 7. Introducción a los sistemas secuenciales


Biestables (Flip-flops)

En las figuras siguientes se muestran los símbolos lógicos de los 4 tipos de flip-flops, tanto de las versiones activadas por flancos de subida como de las activadas por flancos de bajada, **con líneas de *preset* y de *clear* activas a nivel bajo**.


- Flip-flops activados por flancos de subida.




Flip-flop tipo SR



Flip-flop tipo JK




Flip-flop tipo D




Flip-flop tipo T


- Flip-flops activados por flancos de bajada.




Flip-flop tipo SR



Flip-flop tipo JK



Flip-flop tipo D



Flip-flop tipo T

Tema 7. Introducción a los sistemas secuenciales

Biestables (Restricciones temporales de los biestables)


Para que los biestables funcionen correctamente, es necesario que se cumplan una serie de relaciones temporales entre las señales de entrada síncronas de los mismos y la señal de reloj.

Los únicos biestables que no presentan este tipo de restricciones son los biestables asíncronos, ya que en este tipo de biestables las salidas reaccionan ante los valores de las entradas en todo momento, debido a que carecen de señal de reloj.

Latches

En el caso de los **latches** sí que existe una señal de reloj, y por tanto, se debe imponer una serie de restricciones temporales que, básicamente, son las siguientes:

- **Anchura del pulso de reloj (t_w):** Es el mínimo tiempo que la señal de reloj debe permanecer en su nivel activo.
- **Tiempo de establecimiento (t_{setup}):** Es el mínimo tiempo que los datos de entrada deben permanecer estables antes de que la señal de reloj adopte su nivel inactivo.
- **Tiempo de mantenimiento (t_{hold}):** Es el mínimo tiempo que los datos de entrada deben permanecer estables después de que la señal de reloj haya adoptado su nivel inactivo.




Tema 7. Introducción a los sistemas secuenciales

Biestables (Restricciones temporales de los biestables)

Flip-flops

En el caso de los **flip-flops**, se deben tener en cuenta las siguientes restricciones:

- **Anchura del nivel bajo de la señal de reloj ($t_{w(L)}$):** Es el mínimo tiempo que la señal de reloj debe permanecer a nivel bajo.
- **Anchura del nivel alto de la señal de reloj ($t_{w(H)}$):** Es el mínimo tiempo que la señal de reloj debe permanecer a nivel alto.
- **Frecuencia máxima del reloj (f_{MAX}):** Es la máxima frecuencia de la señal de reloj que asegura un correcto funcionamiento del biestable. El inverso de este parámetro ($1/f_{MAX}$) es el periodo mínimo que debe tener dicha señal.
- **Tiempo de establecimiento (t_{setup}):** Es el mínimo tiempo que los datos de entrada deben permanecer estables antes del flanco activo de la señal de reloj.
- **Tiempo de mantenimiento (t_{hold}):** Es el mínimo tiempo que los datos de entrada deben permanecer estables después del flanco activo de la señal de reloj.



Tema 7. Introducción a los sistemas secuenciales

Biestables (Descripción de biestables en VHDL)

Descripción del reloj en circuitos síncronos

La descripción de la señal de reloj **CLK** ha de hacerse dentro de un proceso, de las siguientes formas:

- Si todo el proceso es síncrono:

```
process -- Sin lista de sensibilidad
begin
    wait on CLK until CLK = '1'; -- Flanco ascendente
```

- Si hay una parte asíncrona (por ejemplo, un borrado asíncrono al activar CL):

```
process (CL, CLK)
begin
    if CL = '1' then ...
    elsif CLK'event and CLK = '1' then ... -- Flanco ascendente
```

O también:

```
elsif rising-edge(CLK) then -- Flanco ascendente
```

Tema 7. Introducción a los sistemas secuenciales

Biestables (Descripción de biestables en VHDL)

Concepto de memoria implícita (I)

En VHDL, los procesos tienen **memoria implícita**, esto quiere decir que si una señal recibe una asignación condicional dentro de un proceso, y el conjunto de asignaciones no es completo (es decir, existe alguna condición en que la asignación a dicha señal no está especificada), el proceso asigna por defecto la conservación del valor de dicha señal. Es como si al comienzo del proceso existiera la asignación `señal <= señal`, referida a cada una de las señales que reciben alguna asignación dentro del proceso.

Ejemplo:

```
process (A)
begin
  if A = '1' then P <= B;
  end if;
end process;
```

En este caso, cuando **A** adopta el valor '1', **P** adopta el valor de **B**, y cuando **A = 0**, como no se ha especificado nada dentro del proceso, **P** conserva el valor que tenía anteriormente.

En los biestables, la salida actúa también como entrada (realimentación) y, habida cuenta que las salidas VHDL (port out) no pueden «ser leídas» desde dentro del circuito (es decir, no pueden actuar como entradas en ninguna asignación), **es necesario utilizar para la realimentación una señal interior del mismo valor que la salida.**

```
.....
port (Q : out std_logic;
.....
architecture NOMBRE_DE_LA_ARQUITECTURA of NOMBRE_DE_LA_ENTIDAD is
  signal Q_INTERNA: std_logic;
  begin
    Q <= Q_INTERNA;
  .....
end architecture;
```

Tema 7. Introducción a los sistemas secuenciales

Biestables (Descripción de biestables en VHDL)

Concepto de memoria implícita (II)

La necesidad de «duplicar» una señal de salida que se realimenta dentro de un proceso no es necesaria cuando la realimentación se refiere solo a la memoria implícita que presenta el proceso; es decir, cuando simplemente conserva el valor de la señal sin efectuar ninguna asignación explícita en la que intervenga dicha señal como entrada. Si **Q** recibe asignaciones dentro de un proceso y en ninguna de ellas interviene **en la parte derecha de la asignación, no es necesario introducir Q_INTERNA**.

Veamos a continuación distintas formas de describir un biestable básico **SR** (se muestra sólo la parte más significativa de la arquitectura). Vemos que no es necesario emplear Q_INTERNA en los dos últimos ejemplos, aprovechando además la memoria implícita del proceso:

```
Q_INTERNA <= '0' when R = '1' else '0' when S = '0' else Q_INTERNA;
```

```
process (R, S)
begin
  if R = '1' then Q <= '0'; end if;
  if S = '1' then Q <= '1'; end if;
end process;
```

```
process (R, S)
begin
  if S = '1' then Q <= '1';
    elsif R = '1' then Q <= '0';
  end if;
end process;
```


Tema 7. Introducción a los sistemas secuenciales

Biestables (Restricciones temporales de los biestables)

Ejemplos de procesos de descripción de biestables


- Biestable síncrono D con habilitación de carga (E) y borrado asíncrono (CL).

```
process (CL, CLK)
begin
  if CL = '1' then Q <= '0';
    elsif CLK'event and CLK = '1' then
      if E = '1' then Q <= D;
        end if;
      end if;
    end process;
```



- Biestable síncrono JK con puesta a uno (PR) y borrado (CL) asíncronos.

```
process (CL, PR, CLK)
begin
  if CL = '1' then Q_INTERNA <= '0';
    elsif PR = '1' then Q_INTERNA <= '1';
      elsif CLK'event and CLK = '1' then
        if J = '1' and K = '1' then Q_INTERNA <= not Q_INTERNA;
          elsif J = '1' then Q_INTERNA <= '1';
            elsif K = '1' then Q_INTERNA <= '0';
              end if;
            end if;
          end process;
```



En este último biestable es necesario emplear `Q_INTERNA`, ya que necesitamos realizar una asignación a una señal que interviene también en el lado derecho de la asignación (`Q_INTERNA <= not Q_INTERNA`)